Жаңы оригиналдуу XQR17V16CC44V Spot Stock FPGA талаасы Программалануучу Gate Array Logic Ic Chip интегралдык схемалары
Техникалык шарттар | |
Memory Category | PROM |
тыгыздыгы | 16777 кбит |
Сөздөрдүн саны | 2000 к |
Сөзгө бит | 8 бит |
Пакет түрү | КЕРАМИКА, LCC-44 |
Pins | 44 |
Логикалык үй-бүлө | CMOS |
Supply Voltage | 3.3V |
Иштөө температурасы | -55тен 125 градуска чейин (-67ден 257 градуска чейин) |
Xilinx жогорку тыгыздыктагы QPro™ XQR17V16 сериясындагы Radiation Hardened QML конфигурациясынын PROM'дарын сунуштайт, алар Xilinx FPGA конфигурациясынын чоң бит агымдарын сактоо үчүн колдонууга оңой, үнөмдүү ыкманы камсыз кылат.XQR17V16CC44V 16 Мб сактоо сыйымдуулугу менен 3,3V түзмөк жана сериялык же байт кең режиминде иштей алат.XQR17V16 түзмөгүнүн архитектурасынын жөнөкөйлөштүрүлгөн блок диаграммасы үчүн.
FPGA Master Serial режиминде болгондо, ал PROMду башкарган конфигурация саатын жаратат.Сааттын көбөйүп жаткан четинен кыска убакыттан кийин маалыматтар FPGA DIN пинине туташтырылган PROM DATA чыгаруу пининде пайда болот.FPGA конфигурацияны аяктоо үчүн сааттын импульстарынын тиешелүү санын түзөт.Конфигурациялангандан кийин, ал PROMди өчүрөт.FPGA Slave Serial режиминде болгондо, PROM жана FPGA экөө тең кирүүчү сигнал менен саатталышы керек.
FPGA Master SelectMAP режиминде болгондо, ал PROM жана FPGAди башкарган конфигурация саатын жаратат.CCLK четинен көтөрүлгөндөн кийин, маалыматтар PROMs DATA (D0-D7) пиндеринде жеткиликтүү.Берилиштер CCLKдин кийинки өсүп жаткан четинде FPGAга саатталат.FPGA Slave SelectMAP режиминде болгондо, PROM жана FPGA экөө тең кирүүчү сигнал менен саатталышы керек.А freerunning осциллятор CCLK айдоо үчүн колдонулушу мүмкүн.Бир нече түзмөктөрдү төмөнкү түзмөктүн CE киргизүүнү башкаруу үчүн CEO чыгышын колдонуу менен бириктирсе болот.Бул чынжырдагы бардык PROMдардын сааттык кириштери жана DATA чыгыштары бири-бири менен байланышкан.Бардык түзмөктөр шайкеш келет жана үй-бүлөнүн башка мүчөлөрү менен каскаддуу болушу мүмкүн.Түзмөктү программалоо үчүн, Xilinx ISE Foundation же ISE WebPACK программасы FPGA дизайн файлын стандарттуу Hex форматына түзөт, андан кийин көпчүлүк коммерциялык PROM программисттерине өткөрүлүп берилет.
Өзгөчөлүктөрү
• LET >120 МэВ/см2/мг
• 1019.5 спецификациясы боюнча 50 kRad(Si) кепилденген TID
• Эпитаксиалдык субстрат боюнча даярдалган
• 16Мбит сактоо сыйымдуулугу
• Толук аскердик температура диапазонунда кепилденген иштөө: –55°Cден +125°Cге чейин
• Xilinx FPGA түзмөктөрүнүн конфигурация бит агымдарын сактоо үчүн иштелип чыккан бир жолку программалануучу (OTP) окуу үчүн гана эстутум
• Кош конфигурация режимдери
♦ Сериялык конфигурация (33 Мб/сек чейин)
♦ Параллель (33 МГц 264 Мб/сек чейин)
• Xilinx QPro FPGA үчүн жөнөкөй интерфейс
• Узак же бир нече бит агымдарын сактоо үчүн каскаддык
• Ар кандай FPGA чечимдери менен шайкештик үчүн программалануучу баштапкы абалга келтирүүчү уюлдуулук (активдүү Жогорку же активдүү Төмөн)
• Төмөнкү кубаттуулуктагы CMOS калкыма дарбаза процесси
• 3.3V чыңалуу
• Керамикалык CK44 таңгактарында жеткиликтүү(1)
• Алдыңкы программист өндүрүүчүлөр тарабынан программалоону колдоо
• ISE Foundation же ISE WebPACK программалык пакеттерин колдонуу менен дизайнды колдоо
• Кепилденген 20 жылдык өмүр маалыматтарын сактоо
Программалоо
Түзмөктөр Xilinx же квалификациялуу үчүнчү тараптын сатуучулары тарабынан берилген программисттерде программаланышы мүмкүн.Колдонуучу тиешелүү программалоо алгоритмин жана программисттин программалык камсыздоосунун эң акыркы версиясын колдонууну камсыз кылышы керек.Туура эмес тандоо аппаратты биротоло бузуп салышы мүмкүн.
Description
• LET >120 МэВ/см2/мг
• 1019.5 спецификациясы боюнча 50 kRad(Si) кепилденген TID
• Эпитаксиалдык субстрат боюнча даярдалган
• 16Мбит сактоо сыйымдуулугу
• Толук аскердик температура диапазонунда кепилденген иштөө: –55°Cден +125°Cге чейин
• Xilinx FPGA түзмөктөрүнүн конфигурация бит агымдарын сактоо үчүн иштелип чыккан бир жолку программалануучу (OTP) окуу үчүн гана эстутум
• Кош конфигурация режимдери
♦ Сериялык конфигурация (33 Мб/сек чейин)
♦ Параллель (33 МГц 264 Мб/сек чейин)
• Xilinx QPro FPGA үчүн жөнөкөй интерфейс
• Узак же бир нече бит агымдарын сактоо үчүн каскаддык
• Программалануучу кайра коюу уюлдуулугу (активдүү Жогорку же активдүү
Low) ар кандай FPGA чечимдери менен шайкештик үчүн
• Төмөнкү кубаттуулуктагы CMOS калкыма дарбаза процесси
• 3.3V чыңалуу
• Керамикалык CK44 таңгактарында жеткиликтүү(1)
• Алдыңкы программист тарабынан программалоону колдоо
өндүрүүчүлөр
• ISE Foundation же ISE аркылуу дизайнды колдоо
WebPACK программалык пакеттери
• Кепилденген 20 жылдык өмүр маалыматтарын сактоо