XCF128XFTG64C Encapsulation BGA64 XL жогорку тыгыздыктагы конфигурация жана сактоо түзмөктөрү
Продукт атрибуттары
TYPE | СҮРӨТТӨМ |
Категория | Интегралдык схемалар (ICs) |
Mfr | AMD Xilinx |
Сериялар | - |
Пакет | лоток |
Продукт абалы | Эскирген |
Программалануучу түрү | Системада Программалануучу |
Memory Size | 128 Мб |
Чыңалуу – Берүү | 1.7V ~ 2V |
Иштөө температурасы | -40°C ~ 85°C |
Монтаж түрү | Surface Mount |
Пакет / Case | 64-TBGA |
Жабдуучу түзмөк пакети | 64-FTBGA (10×13) |
Негизги продукт номери | XCF128 |
Документтер жана медиа
РЕСУРС ТҮРҮ | LINK |
Маалымат баракчалары | XCF128XFT(G)64C маалымат жадыбалы |
Экологиялык маалымат | Xiliinx RoHS сертификаты |
PCN эскирүү/ EOL | Бир нече түзмөктөр 01/Jun/2015 |
PCN бөлүгүнүн абалын өзгөртүү | Бөлүктөр кайра иштетилди 25/апр/2016 |
HTML маалымат жадыбалы | XCF128XFT(G)64C маалымат жадыбалы |
Экологиялык жана экспорттук классификациялар
ATTRIBUTE | СҮРӨТТӨМ |
RoHS абалы | ROHS3 ылайыктуу |
Нымдуулукка сезгичтик деңгээли (MSL) | 3 (168 саат) |
REACH статусу | Таасирсиз REACH |
ECCN | 3A991B1A |
HTSUS | 8542.32.0071 |
Xilinx XC18V00 тутумдагы программалануучу конфигурациялоочу PROM сериясын сунуштайт (1-сүрөт).Бул 3.3V үй-бүлөдөгү түзмөктөргө Xilinx FPGA конфигурациясынын бит агымдарын кайра программалоо жана сактоо үчүн жеңил, үнөмдүү ыкманы камсыз кылган 4-мегабит, 2-мегабит, 1-мегабит жана 512 килобит PROM кирет.
FPGA Master Serial режиминде болгондо, ал PROMду башкарган конфигурация саатын жаратат.CE жана OE иштетилгенден кийин кыска жетүү убакыты, маалыматтар FPGA DIN пинине туташкан PROM DATA (D0) пининде жеткиликтүү болот.Жаңы маалыматтар ар бир көтөрүлгөн сааттын четинен кийин кыска убакыттан кийин жеткиликтүү болот.FPGA конфигурацияны аяктоо үчүн сааттын импульстарынын тиешелүү санын түзөт.FPGA Slave Serial режиминде болгондо, PROM жана FPGA тышкы саат менен саатталат.
FPGA Master Select MAP режиминде болгондо, FPGA PROMду башкарган конфигурация саатын жаратат.FPGA Slave Parallel же Slave Select MAP режиминде болгондо, тышкы осциллятор PROM менен FPGAди башкарган конфигурация саатын жаратат.CE жана OE иштетилгенден кийин, маалыматтар PROMдун DATA (D0-D7) пиндеринде жеткиликтүү болот.Жаңы маалыматтар ар бир көтөрүлгөн сааттын четинен кийин кыска убакыттан кийин жеткиликтүү болот.Берилиштер CCLKдин төмөнкү көтөрүлүп жаткан четинде FPGAга киргизилет.Эркин иштеген осцилляторду Slave Parallel же Slave Select MAP режимдеринде колдонсо болот.
Төмөнкү түзмөктүн CE киргизүүсүн башкаруу үчүн CEO чыгышын колдонуу менен бир нече түзмөктөрдү каскаддаштырса болот.Бул чынжырдагы бардык PROMдардын сааттык кириштери жана DATA чыгыштары бири-бири менен байланышкан.Бардык түзмөктөр шайкеш келет жана үй-бүлөнүн башка мүчөлөрү менен же XC17V00 бир жолку программалануучу сериялык PROM үй-бүлөсү менен каскаддуу болушу мүмкүн.